# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

### (9) 日本国特許庁 (JP)

①特許出願公開

## 砂公開特許公報(A)

昭55-154767

⑤Int. Cl.<sup>3</sup> H 01 L 29/78 21/324 識別記号

庁内整理番号 6603-5F 6684-5F 43公開 昭和55年(1980)12月2日

発明の数 1 審査請求 未請求

(全 5 頁)

#### 69半導体装置の製造方法

②特 顧 昭54-62578

20出 顧 昭54(1979)5月23日

⑩発 明 者 柴田健二

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内 20発 明 者 恩賀伸二

川崎市幸区小向東芝町1東京芝浦電気株式会社総合研究所内

切出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

邳代 理 人 弁理士 則近憲佑

外1名

#### 明 網 書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

1) 単結晶能操体基板上に半導体層を設け、 該 半 導体 胎中にディブレッションタイプ能線ゲート 題 電界効果トランジスタを設けた半導体装置を製造 するに際して、前配半導体層を設けたのち単結晶 絶線体基複偶裏面からレーザー光を前配トランジ スタのティネル形成領域に向けて燃射することを 特像とする半導体装置の製造方法。

2)単結晶絶像体基板はサファイアであることを 特数とする特許請求の範囲第一項記載の半導体装 量の製造方法。

3)単粧品贮操体基板はスピネルであることを特徴とする特許請求の範囲第一項記載の半導体装置の製造方法。

4)半導体層はシリコン層であることを特徴とする特許許求の範囲第一項記載の半導体装置の製造方法。

#### 3. 発明の詳細な説明

本発明はサファイア等の単結品絶縁体基板上に シリコン等の半導体層を散け、数半導体層中にディブレションタイプ絶象ゲート型電界効果トラン ジスタを散ける所謂 808 半導体装置の製造方法に 関する。

従来 808 選半導体装置は単結晶影像体影板を用いているため、単結晶シリコン中に設けられた半導体装置に比べて素子間分離がしやすく、そのため高速、高密度な半導体装置であると考えられてきた。

しかしながらサファイア芸板上またはスピネル 芸板上にシリコン層を成長させる場合に、これら 芸板の格子定数とジリコン格子定数とが異なること、及び成長温度が高温でありそれぞれの熱影後 係数が異なるため、シリコン磨中に内部応力が導 入され、そのため多くの結晶欠陥が導入される。 たとえば通常の成長法によれば転位物度は10°/

従って俗にディブレッションタイプの絶縁が-

(2)

特別昭55-154767(2)

ト型電界効果トランジスタ(以下MOSトランジス メと称す)の場合には、ディブレッション動作さ せる為化テヤネル配分にイオン住入等により人為 的に導入した不純物の大半は上配転位に補償され てしまり。そのためこのよりを補養された不納物 からはもはや伝導に寄与する荷覧担体である世子 または正孔を持つととができなくなるととにより 荷賀担体が減少する。とれはゼロゲートパイアス 下でソース・ドレイン間に電流を施すデブレッシ ョンタイプでは致命的である。 またこれら細晶欠 胎が補獲された不純物により帯電するため、荷電 担体が散乱されて易動度が低下する。さらに、前 述した高密度の転位はシリコン層内で禁いアクセ プターレベルを形成する。とのレベルはしきい値 単圧の不安定性を増し、また易動度を低下させる。 よって高速動作ができずひいては高密度化をです

そとで本発明の目的はかかる半導体の結晶欠陥 による無気的性質の劣化を改良したディブレッションタイプ MOS トランジスタを有する 808 選半導

(3)

的には配位のまわりの空間 電荷分布領域の大きささを減少できることにより、 今まで自由電子が飲むを受けていた効果を下げ、 その易動度を向上が改せることにより、 電気伝導度をレーザー 服射によっるとするものである。 向時にレーザー 服射にらって転位の密度が減少するため上配効果はさらに増し、 また転位が持っていたアクセブタレベルがもたらすしきい値域圧の不安定性を減らしその精密側回を可能にすることができる。

このような効果は半導体層/単結最絶象体基板 外面で一層顕著である。その理由は 1)レーザーを 基板側から限射するため、 1)数界面では特化多く) の転位が存在しているためなどである。

こうして①~③の効果によって SOS 型半導体装置は従来のものに比べて飛躍的に性能を向上させることができた。

以下に本発明を実施例につき図面を参照して鮮迷する。

笑施例(1)

4.7

100

THE PERSON NAMED IN

第1凶は本発明の一つの実施例を示す装置断面

体装盤の製造方法を提供を可能にするものである。

上配①~③の効果については、本発明者違は、 精密な実験に基づき、次のように考えている。 す なわち我々の測定によればレーザー 服射後の自由 電子機度は限射前に比べて 2 ~ 3 倍に増大すると とを知った。これは直接的には、自由電子の機度 が増加するととによって電気伝導度を上げ、間接

(4)

図である。すなわちサファイア希板上に設けられたディブレッション型 n-MOSトランジスタである。

ととではまずたとえば面方位 (T012)サファイア 碁板 101 上にシリコン畠として単結品シリコン層 たとえば厚さ約7000ÅのN型(001)シリコン瘤 を成長させる。その後数シリコン脂を通常のエッ チング法により業子形成部分を残し他を除去する ととによって未子間分離を行なり。その後、残さ れたシリコン層の金面に横円イオンをたとえば加 速電圧 170KV ドーズ量 7×10<sup>11</sup> cm<sup>-1</sup> 打込む。その 後たとえば800~種の絶縁膜102を介してゲート 電櫃 103 を形成し、とれをマスクにして自己整合 的化ロ型不純物を選択拡散することによりソース 領棋 104 、ドレイン領域 105 を形成し、その間の ゲート電極の下をティネル領域 106 とする。その 後、全面に絶縁膜 107 を付着したのち、ソース, ドレイン,ゲート取り出し用孔 108 ~ 110 をあけ、 たとえばアルミニウムによって包獲 111~113 を形 成する。とれらの工程が終了したのち、サファイ ア基板 101 側からチャネル領域に向けて、レーザ

(6)

(5)

心

一光雅を照射した。本発明に用いたレーザー光線は、光源がNd-YAGであり起音波セルによって連続Qスイッチ動作する。動作条件は、レーザー発展繰り返し周波数 4 KHs、パルス巾約 2 0 0 n mmであり、コンザンサーレンズで絞り込んだ。レーザーパワーは 1.0 Watt であり、サファイア面上でのエネルギー密度は 45~5 3 Mm/m に相当していた。とのようにして形成した MDS トランジスタのキャリア 易動度はレーザー光線限射しないものに比べて5~8 5 増であった。

料 2 図は、実験結果を示す特性図で、上配制 1 図に示す MOS トランジスタのうちレーザー 無射したもの、及びしないものの二種類を用意しゲート 電圧に対する電子の Hall 易動度 (AE) を 拠定したものである。それぞれ異なる 3 つの過度 (4.2 °K、77 °K かよび 室盤) で 易動度 を 測定し、 比較した。 突縦は 本発明による MOS トランジスタ の易動度であり、 破離は、 これと同一の条件の下に形成し、レーザー無射をしなかったものである。 この第 2 図より明確な如く 昌動度 向上の効果が得られる。

(7)

して、常備では 5 g 、 77°K で 8 g 、 4.2°K で 9 g の攻害をみた。

本実施例ではサファイア基板として (0001)面を用いたが、 (1124) 面を用い (111)81 単語品を成長させた 808 MO8 集子にかいても全く同様の効果が見られた。また上配実施例にかいては、本発明の効果をお助置についてのみ説明したが不純物の活性化率の向上に伴なりキャリアの増大にかいては、Hall 測定の結果レーザー 単射しなかったものの 2 ~ 3 倍にキャリア増加が認められた。

さらに上記実施例(I)及び(2)のようなディスプレッションタイプの SOS MOS 素子においてレーザー 感射したものとしないもののドレイン電旋等性のパラッキを比較した。まず、同一ウェハー上に多数の SOS MOS 素子のチップを形成し、これをスクライブして個々の SOS MOS 素子に分けたのち、その1 ちの半分についてレーザー先離を照射したま子の群、後線は、レーザー先線を照射した素子の群、後線は、レーザー光線を照射

宴 並 例 (2)

親3個は第2の実施例を示す断面図である。 す なわち(UOV1)面サファイア基板 201 上にたとえば 70.00歳の厚さに (111)8i 単語品級を成長させる。 との Si 単齢品膜はドーピングによって、 n 型不 純物たとえば幾例を 1×10<sup>16</sup>/ct程度含んでいる。 歐鸌は Copiana 法により破化膜 202 を形成すると とによって素子間分離をし、残されたシリコン層 中にn型不純物を選択的に拡散することによりソ - ス鉄駅 203 、ドレイン領駅 204 を形成する。両 鎖根の駒は、チャネル鎖根 205 となり上部にたと えば800歳のゲート駅化膜 206 を介してたとえば 多額品シリコン 207 によりゲート電極とする。そ の後金面に記録膜 208 を付着したのちソース。ド レイン、グート取り出し用孔 209-211 をあけ、た とえばアルミによって無極 212~214 を形成する。 これらの工程が終了したのち、サファイア基板 201 側からレーザー光線を照射した。本実施例の 効果をみるために、常子形成な易動度を勘定した 所、従来のレーザー光線を限射しない名子に比較

(8)

しなかった余子の弊である。 この図から本発明になるレーザー光線を照射した余子の方が、 照射しなかった朱子に比べてドレイン電流特性のパラッキが 20 にして約 1/2~1/3 と大幅に改善されたことがよくわかる。

## 突施例(3)

上記実施例にかいては単結品絶縁基板としては サファイアを取り上げたが、これはサファイアの 代わりにスピネルでもかまわない。またシリコンレー ドウリにスピネルをかまわない。またブレッシスタはディブレッシスタイプ MOS 来子であったが、アッネルのディブレッションタイプ MOS 来子でもので、スピネルが、このである。ロードトランスタははいる。ロードトランスタははいる。ロードトランスタのしまい値はした。ロードトランスタのしまいが、また電源 VDD にはー17 Vを用いた。このまとの分比は5であった。この来子に本発明にな

40

特開昭55-154767(4)

い値 電圧をコントロールする場合には本始男の効 栄がより別待できる。

上記失流例では、このように取り効果の期待できる場合のいくつかについて述べたが、その他の場合でも本地別の主旨を造脱しない版りいろのな応用例が期待されることは言うまでもない。レーザー光照射はベルス照射の他試料との相対走量をサファイア,スピネル以外のものでもかまわないし、シリコン以外のシリコンでもかまわないし、シリコン以外たとえばケルマニウム等でのってもかまわない。またようの層は単鉛量に取定される必要もない。またはボロン肉が取り考えられるが、これら以外のものでもかまわない。

#### 4. 図画の簡単を説明

第1 図は本始明の第1 の失 施 例を 説明 する 為の 製 面 断 面 図 、 第 2 図 は 射 1 の 実 処 例 の 効果 を 説明 する 為 の 特性 図 、 第 3 図 は 系 3 の 夫 風 例 を 説明 す

12

るレーザー光線をスピネル側から照射した。とのときの動作の様子を第5 図 b に示す。 あわせてレーザー光線照射的の特性をも示した(実線… 照射 後、破験… 照射的)。すなわち傾軸に Vin 電圧、縦軸に Vout 電圧をとった。との二つの案子の特性を比較すると、レーザー照射したものの方が Vin の変化に対して Vout の変化に対して Vout の応答が敏感である。② Vout の変化が急激であるのでングナル転送に預髪する電力が少なくてすむ、などの利点があり、レーザー先線を照射したととにまる効果が見られる。


なか、本発明におけるレーザー脈射はシリコン 暦中への不納物導入法が拡散による場合、気相成 長性のドーピングによる場合などいずれの場合に も有効であるが、とれら不純物がイオン在人で た場合には特にその効果が著しい。その塩由は イオン注入では、不純物と同時に結晶欠陥も されるためであると思われる。たとえばティネル 该域にイオン在入によって不純物を打ち込みしき

đυ

る為の装置断面図、第4図は本発明効果を説明する為の特性図、第5図(a)は本発明の他の実施例を 説明する為の回転図、第5図(b)は第5図(a)に示し た実施例の効果を説明する為の特性図である。第 1 図に於いて、

101 …サファイア金板、102 …ソース鉄域、103 …ドレイン試験、104 …ディネル鉄線、105 …ゲート施線。106 …グート施場 107 …層間絶象膜、108,109,110 …電弧取り出し出孔、111,112,113 … 無核。

105 G 103 112 102 107 107 107 108 104 106 105 101




代地人 弁理士 則 近 癒 佑 (ほか1名)

THE TAXABLE PROPERTY.

43

-292-



DOCUMENT-IDENTIFIER: JP 55154767 A

TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE

#### FPAR:

PURPOSE: To eliminate unstable threshold voltage of a semiconductor device by

forming a semiconductor layer on a monocrystalline insulating substrate,

irradiating a laser light from the back surface of the substrate to the

semiconductor layer after forming an depression type IGFET when forming the  $\ensuremath{\mathsf{FET}}$ 

and annealing the crystal defects.

#### FPAR:

CONSTITUTION: An n-type monocrystalline Si layer is epitaxially grown on a

monocrystalline insulating substrate 101 made of sapphire or spinel or the

like, and a gate electrode 103 is mounted through a gate insulating film 102 on

the center of the surface thereof. With the electrode 103 as a mask an n-type

impurity ion is implanted to the Si layer to form an n < SP > + < /SP > - type source

region 104 and drain region 105 in the Si layer at both sides of the electrode

103, and the Si layer therebetween is used as a channel region

Thereafter, an insulating film 107 is coated on the entire surface, openings

108∼110 are perforated thereat, aluminum electrodes 111∼ 113 are

mounted therethrough to form an FET. Thereafter, a laser light is irradiated

from the back surface of the substrate 101 to the region 106 to anneal the

crystal defects in the region 106.